Integridad de alimentación y desacoplo
Inductancia de lazo: el número que lo decide todo
De dónde salen los nanohenrios y cuáles puedes controlar tú.
- Lección 3 de 10
- Intermedio
La lección 2 terminaba con un presupuesto: medio nanohenrio para todo el lazo, en un caso exigente. Esta lección va de dónde salen los nanohenrios, para que sepas en qué te los estás gastando.
Qué es el lazo en realidad
El lazo no es «la distancia del condensador al chip». Es el camino cerrado completo que recorre la corriente transitoria:
- sale del terminal del condensador
- recorre la pista o el plano hasta el pin de alimentación del dispositivo
- atraviesa el dispositivo
- sale por su pin de masa
- vuelve por masa hasta el otro terminal del condensador
Incluyendo las vías en cada cambio de capa.
De dibujarlo como un lazo cerrado salen dos cosas. La primera es que el camino de retorno importa exactamente igual que el de ida: una pista corta hasta el pin con un retorno largo rodeando un hueco del plano es un lazo largo. La segunda es que el lazo encierra un área, y la inductancia escala con esa área mucho más que con la longitud de cualquiera de los dos conductores.
Es el modelo mental más útil de esta materia: no estás acortando un hilo, estás encogiendo un área.
Adónde se van los nanohenrios
| Contribución | Orden típico | ¿Lo controlas? |
|---|---|---|
| ESL del propio condensador (cerámico 0402) | unos cientos de pH | Sí — elección de encapsulado |
| ESL del propio condensador (cerámico 0805) | aproximadamente el doble que un 0402 | Sí — elección de encapsulado |
| Almohadilla y pista de salida hasta la vía | 0,1–1 nH, según longitud | Sí — y es la grande |
| Una vía en un stackup fino | unos cientos de pH | En parte — stackup y número de vías |
| Una vía en una placa gruesa | más de 1 nH | En parte — stackup |
| Inductancia de expansión por el plano | pequeña, pero no nula | En parte — cercanía de planos |
| Encapsulado del dispositivo e hilos de unión | a menudo 1 nH o más | No |
Órdenes de magnitud, no especificaciones. Los valores reales dependen de la geometría, del stackup y de la pieza concreta, y la única forma de conocer los tuyos es extraerlos de tu propio layout.
De esta tabla salen dos conclusiones inmediatas.
La aportación del encapsulado suele ser el suelo. Si la inductancia interna del dispositivo es de 1 nH, ningún trabajo externo bajará el total de 1 nH. Cuando un presupuesto sale por debajo de lo que aporta el propio encapsulado, la respuesta no es un layout mejor: es otro encapsulado, un flanco más lento o aceptar más caída. Saber esto ahorra mucho esfuerzo inútil.
La pista de salida es donde se gana o se pierde. Es el término que de forma rutinaria varía en un factor de diez entre un layout cuidadoso y uno descuidado, y está enteramente en tu mano.
Por qué la longitud no lo explica todo
La inductancia por unidad de longitud baja al ensanchar un conductor, pero despacio: la relación es aproximadamente logarítmica, no proporcional. Duplicar el ancho de una pista no reduce a la mitad su inductancia.
Lo que sí ayuda mucho es acercar entre sí el conductor de ida y el de retorno. Una corriente que va en un sentido y su retorno en el contrario, muy cerca, crean campos magnéticos opuestos que se cancelan en buena medida. Cuanto más cerca estén, más completa es la cancelación y menor es la inductancia del lazo.
Por eso una señal sobre un plano de referencia cercano tiene mucha menos inductancia de lazo que la misma señal sobre uno lejano, y por eso la separación entre planos del stackup es un parámetro de integridad de alimentación y no uno mecánico. La guía de PDN de TI para una de sus familias de procesadores lo dice directamente: recomienda que el par de planos de alimentación y masa quede cerca de las superficies exteriores, precisamente porque reduce la inductancia de lazo que aportan el montaje del condensador, las vías y la expansión por el plano.
Así que las tres palancas, en el orden en que suelen rendir:
- Acortar la salida de la almohadilla a la vía.
- Acercar los planos a la cara donde está el condensador.
- Reducir el área encerrada manteniendo ida y retorno adyacentes.
Una comparación trabajada
El mismo condensador de 100 nF en 0402, montado de dos formas en la misma placa.
Montaje A. Almohadillas con 2 mm de pista de 0,25 mm hasta una vía en cada lado, y vías que bajan 1,5 mm hasta el par de planos.
| Término | Estimación |
|---|---|
| ESL del condensador | 0,4 nH |
| Dos pistas de salida | 1,6 nH |
| Dos vías | 0,8 nH |
| Total | ≈ 2,8 nH |
Montaje B. Vías pegadas a las almohadillas, sin pista de salida, par de planos a 0,2 mm de la superficie.
| Término | Estimación |
|---|---|
| ESL del condensador | 0,4 nH |
| Salida | despreciable |
| Dos vías | 0,2 nH |
| Total | ≈ 0,6 nH |
Cifras estimadas para comparar, no medidas. Lo que importa es la proporción: el mismo componente, la misma placa, más de cuatro veces la inductancia, decidido enteramente por dos milímetros de pista y por dónde están los planos.
Frente al presupuesto de 0,5 nH de la lección 2, el montaje A falla por un factor de cinco y el B va justo. Ningún cambio de componente hace que el montaje A pase.
La pregunta que hay que hacerse en la revisión
Cuando mires un condensador de desacoplo en un layout, la pregunta útil no es «¿está cerca del chip?». Es:
Sigue la corriente desde el terminal positivo de este condensador hasta el pin, y de vuelta desde el pin de masa hasta el terminal negativo. ¿Cuánta área encierra ese lazo, y cuál es su tramo más largo?
Si no puedes responder mirando, probablemente el lazo sea mayor de lo que crees.
Qué viene después
La lección 4 convierte esto en reglas de colocación: cómo se comporta el lazo al mover el condensador, por qué «a menos de X mm» es una forma engañosa de enunciar el requisito, y qué hacer cuando el paso de un encapsulado no te deja sitio para nada.
Los valores de inductancia de aquí son estimaciones para comparar dos geometrías. Para números reales, extráelos de tu propio stackup con un solucionador de campos, y considera la hoja de características de tu dispositivo como la autoridad sobre lo que aporta su encapsulado.
Fuentes y lecturas recomendadas
Texas Instruments — SPRABJ7: PDN Analysis Application Report Texas Instruments — SPRAC76: Sitara Processor PDN Implementation and Analysis * Analog Devices — MT-101: Decoupling Techniques